PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-011996

(43)Date of publication of application: 21.01.1991

(51)Int.Cl.

H02P 7/63

(21)Application number: 01-144976

(71)Applicant : SANYO ELECTRIC CO LTD

06.06.1989 (72)Inventor: SHIMAZAKI TSUTOMU

OUGINO KOUICHIROU


(54) SPEED CONTROL CIRCUIT OF MOTOR

(57)Abstract:

(22)Date of filing:

PURPOSE: To prevent a noise and a temperature rise of respective elements by providing two output transistors connected serially between first and second power supplies and by connecting the input of one transistor of the two output transistors to the second power supply with a switching transistor.

CONSTITUTION: Connection points between output transistors(Tr)4, 5 are connected to driving coils 17-19. The base of a switching transistor(STr)23 is connected to an input terminal 12 via a base resistor 24, and the collector-emitter path of STr23 is connected between the base of Tr4 and earth. When Tr5 is in ON state while Tr4 is in OFF state, if STr23 is turned to ON state, the parasitic capacitor between the base and collector of Tr4 is discharged via the collector-emitter path of STr23. Thereby, no current flows through Tr4 and Tr5, so that the noise from power supplies and the temperature rise of elements are prevented, and a motor can be controlled surely.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

http://www19.ipdl.inpit.go.jp/PA1/result/detail/main/wAAAPvaWs2DA403011996... 2007/04/20

[Date of extinction of right]

http://www19.ipdl.inpit.go.jp/PA1/result/detail/main/wAAAPvaWs2DA403011996... 2007/04/20

引用文献 2

9日本国特許庁(JP)

10 特許出願公開

@ 公開特許公報(A) 平3-11996

@Int. Cl. *

袋別記号 庁内整理番号 302 K 7531-5H

母公開 平成3年(1991)1月21日

H 02 P 7/63

審査請求 未請求 請求項の数 2 (全5頁)

砂発明の名称

切出 顕 人

モータの速度制御回路

三洋電機株式会社

204号 夏 平1-144976

29出 顧 平1(1989)6月6日

明 努 砂発 明 者 耳 野 広 一 郎

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

大阪府守口市京阪本通2丁目18番地

100代 理 人 弁理士 西野 卓嗣

外2名

1、発明の名称

モータの速度制御回路

2.特許請求の範囲

(1) 第1電源と第2電視との間に直列接続され た第1及び第2の出力トランジスタと、前記第1 の出力トランジスタのオフ時における前記館2の・ 出力トランジスタのオン期間を断続的にオンオフ 制御する制御トランジスタとを有する速度制御回 路を、モータ内部の多相の各脳動コイル毎に設 け、前記各連度制御回路における前記第1及び第 2 の出力トランジスタの接続点を前記各屋動コイ ルと投続することによって、モータの速度制御を 行なうモータの速度質例回路において、

前記制御トランジスタの出力に基づき、前記第 1の出力トランジスケがオフした状態で前記第2 の出力トランジスタがオンした時、貧記第1の出 カトランジスタの入力を前記第2電源に接続する スイッナングトランジズタも、

前記各選度都與回路毎に借えたことを特徴とす

るモータの速度制御回路。

(2) 前記各速度制御回路において、前記第1及 び第2の出力トランジスタの接続点と前記第1の 出力トランジスタの入力との間にダイオードを接 続したことを特徴とする請求項(1)記載のモータ の速度領御回路。

3 . 発明の詳細な説明

(4) 産業上の利用分野

本発明は、モータの速度制御回路、特にPWM (Pulse Width Modulation) 速度制御を行なう モータの速度制御回路に関するものである。

(ロ) 従来の技術

PWM速度制御によってモータを定返回転させ る従来回路を、第2図に基づき説明する。

第2回において、(1)(2)(3)は速度制御回路で あり、これ等速度制御回路(1)(2)(3)の内部回路 は同一である為、前記速度制御回路(1)の内部回 路について以下に説明する。(4)(5)は夫々第1及 び第2の出力トランジスタであり、これ等の出力 トランジスタ(4)(5)のコレクタ・エミッタ路は、

持開平3-11996(2)

電視電圧 Vee(第1電腦)が印加される電源場子 (6)とアース(第2電源)との間に直列接続され ている。ここでトランジスク(7)のエミッタ・コ レクタは失々前記出力トランジスタ(4)のコレク タ・ベースに接続され、且つ鉄トランジスタ(7) のベースは入力嶋子(8)と接続されている為、入 力信号S」が鉄入力嶋子(8)に印加されることに よって、前記出力トランジスタ(4)及び前記トラ ンジスタ(7)は動作する。また前記出力トランジ スタ(4)のペース・エミッタ間に接続された分成 抵抗(9)は、前記トランジスタ(7)のコレクタ出力 を分成するものであり、前記トランジスタ(7)の エミッタ・コレクタ間のリーク電流によって前記 出力トランジスタ(4)が誤動作するのを防止して いる。一方、前記出力トランジスタ(5)とダーリ ントン投続されたトランジスタ(10)のエミッタは 後述の分流抵抗(11)を介してアースされ、且つ款。 トランジスタ(10)のペースは入力嶋子(12)と接続 されている為、入力信号5.が放入力幅子(12)に 印加されることによって、前記出力トランジスタ

(5)及び前記トランジスタ(10)は動作する。また 回記出力トランジスタ(5)のベース・エミッタ間 に接続された分波抵抗(11)は、向記分拡抵抗(0) と両様に、前記トランジスタ(10)のコレクタ・エ ミッタ間のリーク電視によって前記出力トランジ スタ(5)が貫動作するのを防止している。(14)は 初御トランジスタであり、設制御トランジスタ(1 4)のコレクタ・エミッタ路が前記入力端子(12)と アースとの間に接続され、且つ散制御トランジスタ(1 4)のペースがベース提抗(15)を介して新興吸 子(16)と接続されており、デューティ比を可定で きる制御信号PWMが設制御端子(16)に印加され ることによって、前記制御トランジスタ(14)は動

(17)(18)(19)は、モータ内部の三相の駆動コイルであり、これ等駆動コイル(17)(18)(19)は 夫々、前記速度制等回路(1)(2)(3)内部における 前記出力トランジスタ(4)(5)の接続点と接続されている。

尚、前記速度制御回路(1)(2)(3)は L C 化され

るものであり、前記速度制御回路(1)(2)(3)内部 の周一君子には同一符号を付してある。

新2図に打いて、モータを一方向に回転させるには、駆動コイル(17)(18)(19)に駆動電放を a , b , c の矢印方向の顕で繰り返し渡さなければならない。ここで駆動電域を a , b , c の各矢印方向に拡十夫々の場合に打いて、各速度制御回路(1)(2)(3)図の動作は一定関係を有している。そこで一例として、駆動コイル(18)(17)に a 方向の駆動電域を複十場合の動作について、以下に説明する。

この場合、駆動コイル(18)(17)に a 方向にのみ駆動電低を複する、速度制御回路(1)に印加される入力信号 S., S.をハイレベル(以下「H」と称す)に設定し、速度制御回路(2)に印加される入力信号 S., S.をセーレベル(以下「L」と称す)に設定し、更に速度制御回路(3)に印加される入力信号 S., S.を夫々「H」、「L」に設定する。こうすることによって、速度制御回路(1)内部の出力トランジスタ(5)及び選度制御回路(2)

内邸の出力トランジスタ(4)のみがオンすること になり、駆動コイル(18)(17)にェ方向の駆動電視 が使れることになる。ここで速度制御回路(1)内 邸において、仮に舞舞トランジスタ(14)が実験オ フ状態であると、出力トランジスタ(5)が飽和状 類の為、風動コイル(18)(17)に a 方向の収動電液 が常時度れてしまい、言い換えればモータを最高 返回転させることになってしまい、モークを最高 返回転よりも低い回転数で定途回転させることが できない。そこで創御信号PWMで制御トランジ スタ(14)をオンオフすることによって、出力トラ ンジスタ(4)のオフ時における出力トランジスタ (5)のオン可能期間A(a方向の駆動電流を流す のに要する時間)を断続的にオンオフ制御し、緊 助コイル(18)(17)に a 方向の撃動電視を断視的に 放すことによって、モータが最高速回転より低い 回転数で定速回転できる様にしている。因みに、 飼御信号PWMの「L」賠償が長くなる様に デューティ比を可能すると、前記オン可能期間A において出力トランジスタ(5)のオン期間が長く

特開平3-11996(3)

なって a 方向の駆動電流が長く流れ、これより モータの回転数は高くなる。一方、領御信号 P W M の「 H 」期間が長くなる様にデューティ比を可 変すると、前記オン可能期間 A において出力トラ ンジスタ(5)のオン期間が短くなって a 方向の駆 動電視が短い期間しか流れなくなり、これより モータの回転数は低くなる。即ち、創御信号 P W M のデューティ比を変えてモータの回転数を制御 することが、 P W M 速度創御なのである。

尚、第2四の回路は、OA機器等のモータの観 御に使用される。

(n) 発明が解決しようとする課題

しかしながら、前記従来の技術において、出力トランジスタ(4)のオフ時に、制御信号PWMが「H」から「L」に立下がって出力トランジスタ(5)がオンする場合、放出力トランジスタ(4)のエミッタ電位はアース電位まで下降するが、放出力トランジスタ(4)のペース・コレクタ間の寄生容量と分核抵抗(9)

より生じる時定数によって直ちに下降できない。 従って出力トランジスタ(5)がオンした瞬間、出 カトランジスタ(4)のベース・エミッタ間に設出 カトランジスタ(4)をオンするのに十分な電位 必 が生じてしまい、出力トランジスタ(4)(5)のコレ クタ・エミッタ路も貫通電液(大電液)が使れて しまうことになる。これより電旗電圧の変動に伴 なって電旗ライン(28)にノイズが重量したり、各 常子の個皮が上昇して各業子の特性を十分に活か せなくなったりしてしまう問題点があった。

(=) 課題を解決するための手段

本発明は前記問題点を解決するために為されたものであり、第1電弧と第2電源との間に直列投 続された第1及び第2の出力トランジスタと、前 記第1の出力トランジスタのオフ時における前記 第2の出力トランジスタのオン期間を断続的にオ ンオフ制御する制御トランジスタとを有する返症 制御回路を、モータ内部の多相の各駆動コイル段 に段け、前記各速度制御回路における前記部1及 び第2の出力トランジスタの接続点を前記各駆動

コイルと接続することによって、モータの速度制 御も行なうモータの速度制御回路において、

前記録御トランジスタの出力に基づき、前記第 1 の出力トランジスタがオフした状態で前記第2 の出力トランジスタがオンした時、前記第1の出 カトランジスタの入力を前記第2.電源に接続する スイッテングトランジスタを、前記各速度制御回 路径に備えたことを特徴とする。

(*)作用

本発明によれば、新御トランジスタの出力に基づき、第1の出力トランジスタがオフした状態で第2の出力トランジスタがオンした時、第1の出力トランジスタの入力を第2電源に接続するスイッチングトランジスタを、各速度制御回路毎に設けた為、第1及び第2の出力トランジスタを貫通電波が使れなくなる。

(5) 宴 旅 供

本発明の詳細を図示の実施例により具体的に説明する。

第1図において、(20)(21)(22)は1C化される

同一構成の速度制御回路であり、これ等速度制御回路(20)(21)(22)内部における出力トランジスタ(4)(5)の接続点は、失々駆動コイル(17)(18)(19)と接続されている。尚、速度制御回路(20)(21)(22)はワンチェブの1 Cにすることも可能である。

ここで速度物質回路(20)(21)(22)の内部回路は同一である為、速度制調回路(20)の内部回路のみについて設明すると、(23)はスイッチングトランジスタ(23)のベースはベース抵抗(24)を介して入力増子(12)と接続され、鉄スイッチングトランジスタ(23)のコレクタ・エミッタ路は出力トランジスタ(4)のベースとアースとの関に接続されている。そして入力信号 S。を「H」にした状態での割御信号 PWMに応じて、前記スイッチングトランジスタ(23)は助作する。具体的には、入力信号 S。が「H」且つ制御信号 PWMが「L」の時、前記スイッチングトランジスタ(23)はオフする。(25)

特開平3-11996(4)

は、前記出力トランジスタ(4)のペース・エミック間に接続されたダイオードであり、カソードは前記出力トランジスタ(4)のペースと接続され、アノードは前記出力トランジスタ(4)のエミッタと接続されている。尚、第2回と同一君子には同一将号を付してある。

以下、第2回の説明と同様に、駆動コイル(18)(17)に a 方向の駆動電流を流す時のみについて説明する。 つまり速度制御回路(20)内部において、入力信号 S., S.が「H」の為、出力トランジスタ(4)はオフ、出力トランジスタ(5)は勧御信号 P.W.M.に応じてオンオフ制御される状態にある。

ここで制御信号 P W M が「 H 」から「 L 」に立 下がり、制御トランジスタ(14)のオフに伴なって 出力トランジスタ(5)がオンした場合、該出力ト ランジスタ(5)のオンと同時に、出力トランジス タ(4)のエミッタ電位はアース電位まで下降する ことになる。ところが、制御信号 P W M が「 H 」 から「 L 」に立下がると、制御トランジスタ(14) のオフに伴なってスイッチングトランジスタ(23) がオンする為、出力トランジスタ(4)のペース・コレクタ間の寄生容量はスイッテングトランジスタ(25)のコレクタ・エミッタ路を介してディステャージされることになる。従って、領信分といるではカトランジスタ(4)のペース・エミッタ間には独出力トランジスタ(4)をオンさせるだけの電位差は生じなくなり、出力トランジスタ(4)(5)のコレクタ・エミッタ路を貫通電流は流れなくなる。これより、電源ライン(26)にノイズが重量せず、且つICの内部複度の上昇を防止でき、モータの正確な速度制等が可能となる。

また制御信号 P W M が「L」から「H」に立上がり、 制御トランジスタ(14)のオンに伴なって出力トランジスタ(5)がオフした場合、該出力トランジスタ(5)のオフによって、駆動コイル(18)(17)に a 方向の駆動電流を流すための経路がなくなってしまい、出力トランジスタ(4)のベース・コレクタ

間の寄生容量と分放抵抗(9)の抵抗値とで生じる時定数によって、出力トランジスタ(4)のベース間位はエミック電位よりも上昇速度が遅いい為、出力トランジスタ(4)を破壊してしまう恐れがある。とこで本実施例に示す様に、出力トランジスタ(4)を破壊してしまうかのベース・エミッタ間にはダイオード(25)の限庁のイース・カーのベース・クグイオード(25)の限庁によって、出力トランジスタ(4)のベースとで、前記寄生容量と分液抵抗(9)の抵抗出力トランジスタ(4)を破壊しない程度の造バイアンジスタ(4)を破壊しない程度の造バイアンジスタ(4)を破壊しない程度の造バイアンジスタ(4)を破壊しない程度の造バイアンジスタ(4)を破壊しない程度の造バイアンジスタ(4)を破壊しない程度の造がイアンジスタ(4)を破壊しない名といるといる対応により、出力トランジスタ(4)を破壊しない名の造バイアンが対応を表しているがは遅れるグイオード(25)の数は選択されている。

更に制御信号 P W M が「 H 」から「 L 」に立下がり、制御トランジスタ(14)のオフに伴なって出力トランジスタ(5)がオンする前述の場合、素子の特性上、出力トランジスタ(5)よりもスイッチ

ングトランジスタ(23)の方が僅かに早くオンする 為、この場合も出力トランジスタ(4)には逆パイ アスが与えられるが、ダイオード(25)によって出 カトランジスタ(4)の破壊は防止されることにな る。

以上より、制御信号 P W M の立下がり時においても貫通電底は流れず、また制御信号 P W M の立上がり及び立下がり時においても出力トランジスタ(4)の環境は防止され、モータを確実に速度制御できることになる。

(1) 発明の効果

本発明によれば、制御トランジスタの出力に基づき、第1の出力トランジスタがオフした状態で第2の出力トランジスタがオンした時、第1の出力トランジスタの入力を第2電照に接続する様にした為、第1及び第2の出力トランジスタを度通電値が流れなくなり、これより電源ノイズの重要や電子温度の上昇を防止でき、モータを確実に速度制御できる等の利点が得られる。

4.図面の簡単な説明